This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-123051

(43)Date of publication of application: 26.09.1981

(51)Int.CI.

G06F 15/16 G06F 13/00

(21)Application number: 55-027027

(71)Applicant :

OMRON TATEISI ELECTRONICS CO

(22)Date of filing:

03.03.1980

(72)Inventor:

ONISHI KENICHI


NAGAO MINORU KAWAI MAKOTO SAEKI MASAHIRO

(54) DATA TRANSFER SYSTEM IN MASTER SLAVE SYSTEM

(57)Abstract:

PURPOSE: To eliminate excessive busses, by causing the slave CPU to access the main memory by the main memory access instruction, which is read out from the main memory by the command from the master CPU, in the master slave system.

CONSTITUTION: In case of data transfer between main memory 22 and internal memory 32 in the slave CPU, instructions including the main memory read instruction and the main memory write instruction for this data transfer stored in main memory 22 are read out to slave CPU21 by master CPU21. Slave CPU21 processes these instructions to access main memory 22 and executs data transfer between main memory 22 and internal memory 32. Consequently, even if the master CPU cannot access the internal memory of the slave CPU directly, the master CPU instructs data transfer between the internal memory of the slave CPU and the main memory without providing excessive address busses and data busses.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(9) 日本国特許庁 (JP)

① 特許出願公開

⑩ 公開特許公報(A)

昭56-123051

©Int. Cl.³ G 06 F 15/16 13/00 識別記号

101

庁内整理番号 7165-5B 7361-5B 43公開 昭和56年(1981)9月26日

発明の数 1 審査請求 未請求

(全 6 頁)

図マスタ・スレーブ・システムにおけるデータ転送方式

创特 願

願 昭55-27027

②出 願

願 昭55(1980)3月3日

⑰発 明 者 大西謙一

京都市右京区花園土堂町10番地

立石電機株式会社内

⑫発 明 者 永尾実

京都市右京区花園土堂町10番地

立石電機株式会社内

⑩発 明 者 川井信

京都市右京区花園土堂町10番地立石電機株式会社内

⑫発 明 者 佐伯正広

京都市右京区花園土堂町10番地

立石電機株式会社内

⑪出 願 人 立石電機株式会社

京都市右京区花園土堂町10番地

個代 理 人 弁理士 岸本守一 外2名

明 和 鲁 (1)

1. 発明の名称

マスタ・スレーブ・システムにおける

2. 特許請求の範囲

(1) 主メモリを備えたマスタ中央処理装置と、内部メモリを備え前記マスタ中央処理装置によって制御される複数合のスレーブ中央処理装置とからなり、前記主メモリは前記スレーブ中央処理装置によりアクセスされ得るママスタ・スレーブ・システムにおいて、前記主メモリから前記内部メモリヘデータ転送を指令するためのライト命令を含む命令を前記主メモリに記憶し、前記スレーブ中央処理装置は、前記

マスタ中央処理装置からの起動により前記命令を得、得た前記命令にもとづいて前記主メモリを する して前記主メモリと前記内部メモリとの間のデータ 転送を実行する ことを特徴とする、マスタ・スレーブ・システムにおけるデータ 転送方式。

- 2) 転送データがプログラムであつて、前紀命令中にリード・ジャンプ命令が含まれており、このリード・ジャンプ命令があつた場合に、スレーブ中央処理装置は、プログラム・データ転送経了後前記内部メモリ内に読込んだプログラムにジャンプする、特許請求の範囲第(1) 項記収のマスタ・スレーブ・システムにおけるデータ転送方式。
- 免明の詳細な説明
 この発明は、マスタ・スレーブ・システムに

---253-

(1)

おけるデータ転送方式に関する。

主メモリを備えたマスタ中央処理装置(マスタ中央処理装置(マスタロマスタロロになっつける物質を行う)と、このマスタロロになって、自動では、スレーブのでは、スレーブのではいる。で行なわれるようになっているものがある。

このようなマスク・スレーブ・システムにおいては、マスタCPUはスレーブCPUの内部メモリを値接アクセスできないようになつている。マスタCPUがスレーブCPUの内部メモリをアクセスすることができるようにするために、別のデータバス、アドレスバス、制御回路

(3)

マスタCPU切は複数のスレープCPU切と、 データパス、コントロールパスおよびアドレス パスを含むパス伽で粘ばれている。この例では スレーブCPUSI)は便宜的に2台示されている が必要に応じて適数台設けられる。 2 台のスレ -ブCPUを区別するときにはそれぞれを(31A) (31B) とする。スレーブ C P U ON はそれぞれ専 用の入出力装置のを制御するものである。マス タ C P U 21) は、主メモリ 221、この主メモリ 221か らのまたは主メモリ221へのスレープCPU団に よる統出し、曹込みを制御するDMA制御回路 23、マスタ C P U 21)の入出力命令制御回路201 お よび割込制御回路囚を備えている。各スレーブ CPU切は、その内部メモリの20、主メモリの22と の間でデータのやりとりするためにDMA制御 回路四と交信するデータ転送制御回路333、入出

等を設けることが考えられる。しかし、このようにすると、データバスやアドレスバスの配線が複雑になり、スレーブCPUの制御にもとづくデータ転送とマスタCPUの制御にもとづくデータ転送との両方が混在することになり、主メモリと内部メモリとの間のデータ転送のための制御回路も複雑になる。

この発明は、余分のデータバスやアドレスバス等を設けることなしに、結果的にマスタCP UがスレーブCPUの内部メモリをアクセスして主メモリと内部メモリとの間のデータ転送を 制御したことになるマスタ・スレーブ・システムにおけるデータ転送方式を提供するものである。

以下凶前を参照してこの発明を辞制に説明する。 第1凶において、システム全体を制御する

(4)

力命令制御回路の4、割込発生回路の50および専用 人出力装置の7に対する入出力制御回路の6をそれ ぞれ備えている。

主メモリのおよび内部メモリのは、第2図に示すように、各種データを記憶するデータ・メモリとして機能する部分と、マスタCPU四、スレーブCPUののそれぞれの実行プログラム・メモリとして機能するがある。主メモリとして機能するがある。主メモリとして機能するようにスタープのデータ・メモリには、後述するようにスタープCPU団を起動した後、スレーブCPU団を起動した後、スレーブCPU団であるコードをセットするエリヤ (M1)が数けられ、プログラム・メモリにはスレーブCPU団の内部メモリのに転送を加たストーブのの実用プログラムのを送してので、エリヤ (M2)から転送されたフログラ

ムを記憶するエリヤ (M3)が設けられている。内部メモリC2 のプログラム・メモリには、データ
転送制御回路C3 を制御してデータ転送を行なう
プログラムを格納するエリヤ (M4)、主メモリC2
のエリヤ (M2)から読出したプログラムを記憶するエリヤ (M5)および主メモリC2のエリヤ (M3)に 転送すべきプログラムが記憶されているエリヤ
(M6)が設けられている。これらのエリヤ (M2)
(M3)(M5)(M6)はもちろん1間所に限られること
はなく、適当なアドレス範囲にわたつて適数箇所設けることができるのはいうまでもない。またそのアドレス範囲は固定であつてもその都度

マスタCPUのからスレーブCPUのに送られる命令コードは、第3凶に示す指令内容および DMA情報である。 DMA情報は、主メモリ

(7)

とづいてスレープCPUSII)により開始される。 **第 4 刻まよび第 5 刻を参照して、マスタCPU** 21)は命令コードを主メモリ(22)のエリヤ (M1)にセ ットし(ステップ(1))、プログラム出力命令に より特定のスレーブCPUSIIを起動する(ステ ップ(2))。スレープ C P U GII は、入出力命令制 御回路20180を介して発生する内部割込によって、 マスタCPUUIからのプログラム出力命令を翻 融する(ステップ(II))。その結果、マスタCP (21) U が主メモリ021を使用していない空き時間を利 用してスレープCPUSIは、データ転送制御回 路以、DMA制御回路200を介してデータ転送を 行ないキメモリØ2のエリヤ (M1)にセットされて いる命令コードを取込む(ステップの)。そし て、命令コード中のスレーブCPU織別コード かそのスレーブCPUSIIを示すものと一致する

222内のデータ転送に関与するエリヤ(この例ではエリヤ (M2)または (M3))の先頭アドレス、内部メモリ 202内のデータ転送に関与するエリヤ (M5)または (M6))の先頭アドレスおよび転送ワード (バイト) 数から構成されている。また、第3 図に示す指令内容は、内部メモリ 202のエリヤ (M3)に転送する場合のライト命令、主メモリ 220のエリヤ (M5)に転送する場合のリード命令、エリヤ (M2)のプログラムをエリヤ (M5)に転送する場合のリード命令、エリヤ (M2)のプログラムをエリヤ (M5)に続込んだプログラムにジヤンプすべきことを示すジャンプ命令、およびスレーブ C P U 3(1)を指定する 5・C P U 職別コードからなる。

主メモリ (2) と内部メモリ (3) との間のプログラム・データの転送はマスタ C P U (21) の制御にも

(8)

かどうかをみる(ステップ(13))。そして、 識別コードによって指定されたスレーブ C P U (3)) のみが、ステップ CO の 割込処 型を除く以下の処理を実行する。

スレーブ C P U 識別コードが一致すれば、命令コードの命令をみて、ライト命令か(ステツブ (16)) を判断する。ライト命令であれば、スレーブ C P U GI) は、データ転送制側回路 CO を制御して D M A 制御回路 CO を使用していない空き時間に、 D M A 情報によって指定された内部メモリ CO の 開始アドレス(エリヤ (M6)) から順番に指定ワード数だけのプログラム・データを読出して、主メモリ CO の 開始アドレス(エリヤ (M3)) から脚番にデータ転送終了 & ステップ(3))。データ転送終了 & ス

レープCPU切はマスタCPU切に対して割込 るをかけ、転送処理が終了したことを知らせる (ステップ201)。リード命令の場合には、ライ ト命令と同様にデータ 転送制御回路 CSD と D M A 制御回路との交信によりデータ転送のタイミ ングを検出しながらDMA情報によつて指定さ れた主メモリ(20の開始アドレス (エリヤ (M2)) から指定ワード数のプログラム・データを、内 部メモリ四の朋始アドレス (エリヤ (M5))から 順番にデータ転送する(ステップ(17))。そして、 命令コードの命令中にジャンプ命令があるかど うかをみて(ステップ(IB))、ジャンプ命令があ ればエリヤ (M4)の D M A プログラムから読込ん だ (M5)のプログラムにジャンプし、そのプログ ラムを実行する(ステップ(ISI)。この後、すべ ての処理が終了したことを割込によつてマスタ

(11)

割込によってデータ 転送が終了したことを知る (ステップ(31)。これにより、マスタ C P U (21) の制御によってスレーブ C P U (31) が内部メモリ (32)と主メモリ (22)との間のデータ 転送を主メモリ (23)に対する直接メモリアクセス (D M A) で実 行したことになる。

上記の例ではプログラムが転送データとなっているが、他の各種のデータを主メモリ四と内部メモリのとの間で転送することもできるのは言うまでもない。

以上詳細に説明したようにこの発明によれば、スレーブ C P U により主きりが直接アクセスされ得るようになつているマスタ・スレーブ・システムにおいて、主メモリにスレーブ C P U の内部メモリのアクセスを指令する旨の命令内容を記憶し、スレーブ C P U はマスタ C P U から

CPU21)に知らせる(ステップ20g)。ジャンプ命令がない場合には、マスタ CPU21)に割込をかけ転送処理が終了したことを知らせる(ステップ20g)。ステップ14(11g)でライト命令、リード命令のいずれでもないことを確認した場合には、何の処理も実行することなく、ステップ10g)に割込をかける。また、スレーブ CPU 80 リードによって指定で NO リーブ CPU 80 リードによって指定で NO リーブ CPU 80 リードによって指定で NO リーブ CPU 80 は、上述の処理のいずれも実行することなく、ステップ20g)に移ってマスタ CPU21)に割込をかける。なま、ステップ10gでジャンプ10gに割込をかける。なま、ステップ10gでジャンプ10g)、その後プログラムを実行する(ステップ10g)ようにしてもよい。

マスタCPU(21)は、スレーブCPU(31)からの

(12)

の 起動により前記命令内容を取込み、取込んだ前 記命令にもとづいて前記主メモリをアクセスし、 て前記主メモリおよび前紀内部メモリ間のデー タ転送をするので、余分のデータバスやアドレ スパス等を設ける必要がなく、マスタCPUが スレーブCPUの内部メモリをアクセスして主 メモリと内部メモリとの間のデニタ転送を制御 したことになる。これにより、マスタCPUの ギメモリとスレープ C P U の内部メモリとの間 でデータの転送が可能となるので、スレーブC P.Uの内部メモリ (たとえば P·ROM)の内 容チェックをマスタCPUで行なうことができ るようになり、またスレーブCPUの内部メモ リにない プログラム、たとえばスレープCPU のハード・ウエアのチェック用 プログラム、ス レーブCPUの拡張プログラムなどを、マスタ

C P U の管理する外部紀憶装置からマスタ C P U に 読出し、 さらにスレープ C P U に 転送する C とにより、 スレーブ C P U で実行することができるようになる。

4. 凶面の簡単な説明

第 1 図は全体の構成を示すブロック図、第 2 図は主メモリと内部メモリの内容を示す図、第 3 図は命令コードのフォーマットを示す図、第 4 図はマスタCPUの処理手順を示すフロー・チャート、第 5 図はスレーブCPUの処理手順を示すフロー・チャートである。

(2) ・・・ マスタ中央処理装置、(22)・・・ 主メモリ、(23)・・・ D M A 制御回路、(31)・・・ スレーブ中央処理装置、(32)・・・ 内部メモリ、(33)・・・ データ転送制御回路。

以 上

05

第 1 図

